

High Performance Computing mit FPGAs

Prof. Dr. Udo Kebschull, Kirchhoff-Institut für Physik, Universität Heidelberg

Feld-programmierbare Gate-Arrays (FPGA) werden seit Anfang der 90er Jahre verwendet, um elektronische Schaltungen in Hardware zu realisieren. Die kleinsten programmierbaren Einheiten sind konfigurierbare logische Gatter und Verbindungsleitungen. Waren die ersten FPGAs noch wenig komplex und schwer zu programmieren, so haben sie sich zu leistungsfähigen Coprozessoren entwickelt: Schnelle serielle Links, mehrere Speicherschnittstellen, hunderte Multiply-Add-Einheiten, PCIe-Schnittstellen und bis zu 750.000 logische Zellen pro Chip versprechen ausreichend Komplexität für die Implementierung anspruchsvoller Algorithmen.

Zwar gehören Gleitkomma-Berechnungen und extreme Taktfrequenzen im GHz-Bereich nicht zu den Stärken von FPGAs, aber bestimmte Algorithmen lassen sich sehr gut damit realisieren. Der Vorteil gegenüber CPU und GPU liegt darin, dass die Architektur eines FPGAs auf den Algorithmus angepasst werden kann und dass sehr lange Pipelines die Nachteile in puncto Taktfrequenz kaschieren.

In meinem Vortrag möchte ich eine Übersicht über aktuelle FPGA-Entwicklungen geben. Ich werde anschließend eine Auswahl von Beispielen präsentieren, die belegen, wie hoch das Geschwindigkeitspotential von FPGAs ist. Mein Vortrag schließt mit einer Übersicht datenflussorientierter Programmier Techniken und Verfahren wie dynamischer partieller Rekonfiguration, die den Nachteil von FPGAs gegenüber Many-Core-Architekturen und GPUs weiter schrumpfen lassen.